About

ATMega128

1. Features


Features

- High-performance, Low-power AVR® 8-bit Microcontroller
- Advanced RISC Architecture
  - 133 Powerful Instructions – Most Single Clock Cycle Execution
  - 32 x 8 General Purpose Working Registers + Peripheral Control Registers
  - Fully Static Operation
  - Up to 16 MIPS Throughput at 16 MHz
  - On-chip 2-cycle Multiplier
- Nonvolatile Program and Data Memories
  - 128K Bytes of In-System Reprogrammable Flash
    Endurance: 10,000 Write/Erase Cycles
  - Optional Boot Code Section with Independent Lock Bits
    In-System Programming by On-chip Boot Program
    True Read-While-Write Operation
  - 4K Bytes EEPROM
    Endurance: 100,000 Write/Erase Cycles
  - 4K Bytes Internal SRAM
  - Up to 64K Bytes Optional External Memory Space
  - Programming Lock for Software Security
  - SPI Interface for In-System Programming
- JTAG (IEEE std. 1149.1 Compliant) Interface
  - Boundary-scan Capabilities According to the JTAG Standard
  - Extensive On-chip Debug Support
  - Programming of Flash, EEPROM, Fuses and Lock Bits through the JTAG Interface
- Peripheral Features
  - Two 8-bit Timer/Counters with Separate Prescalers and Compare Modes
  - Two Expanded 16-bit Timer/Counters with Separate Prescaler, Compare Mode and Capture Mode
  - Real Time Counter with Separate Oscillator
  - Two 8-bit PWM Channels
  - 6 PWM Channels with Programmable Resolution from 2 to 16 Bits
  - Output Compare Modulator
  - 8-channel, 10-bit ADC
    8 Single-ended Channels
    7 Differential Channels
    2 Differential Channels with Programmable Gain at 1x, 10x, or 200x
  - Byte-oriented Two-wire Serial Interface
  - Dual Programmable Serial USARTs
  - Master/Slave SPI Serial Interface
  - Programmable Watchdog Timer with On-chip Oscillator
  - On-chip Analog Comparator
- Special Microcontroller Features
  - Power-on Reset and Programmable Brown-out Detection
  - Internal Calibrated RC Oscillator
  - External and Internal Interrupt Sources
  - Six Sleep Modes: Idle, ADC Noise Reduction, Power-save, Power-down, Standby, and Extended Standby
  - Software Selectable Clock Frequency
  - ATmega103 Compatibility Mode Selected by a Fuse
  - Global Pull-up Disable
- I/O and Packages
  - 53 Programmable I/O Lines
  - 64-lead TQFP and 64-pad MLF
- Operating Voltages
  - 2.7 - 5.5V for ATmega128L
  - 4.5 - 5.5V for ATmega128
- Speed Grades
  - 0 - 8 MHz for ATmega128L
  - 0 - 16 MHz for ATmega128

ATMega128의 특징

1. 고성능 저 소비 전력 형의 8비트 마이크로 컨트롤러
2. 진보된 RISC 구조 사용, 16MHz에서 평균 16MIPS의 명령처리 속도
3. 133종의 명령 세트, 대부분 1클락 사이클에 실행
4. 32개의 8비트 범용 작업 레지스터, 2사이클에 실행되는 곱셈기와 많은 I/O 제어용 레지스터
5. 128KB의 ISP 방식 프로그램용 플래시 메모리
6. 4KB의 데이터 저장용 EEPROM
7. 4KB의 데이터 저장용 SRAM
8. 외부 최대 64KB 데이터 메모리 확장
9. JTAG Interface
10. 내부 RC 오실레이터 회로, 발진회로 내장
11. 6개의 8비트 병렬 I/O 포트 및 1개의 5비트 병렬 I/O 포트
12. 2개의 8비트 타이머/카운터, 2개의 16비트 타이머/카운터
13. 8채널 10비트 A/D 컨버터
14. 2개의 전 이중 통신 가능한 UART 직렬통신 포트
15. SPI 및 TWI 직렬통신 포트
16. 아날로그 비교기
17. 총 35개의 인터럽트 백터
18. 슬립모드로서 6개의 파워 절약 모드
19. ATMega103 호환 모드
20. 64핀 TQFP 또는 64핀 MLF 패키지
21. ATMega128L은 2.7~5.5V의 전원전압 및 0~8MHz 시스템 클럭에서 동작, ATMega128은 4.5~5.5V의 전원전압 및 0~16MHz 시스템 클럭에서 동작

2. Pin Out



PEN 1
RXD0/(PDI) PE0 2
(TXD0/PDO) PE1 3
(XCK0/AIN0) PE2 4
(OC3A/AIN1) PE3 5
(OC3B/INT4) PE4 6
(OC3C/INT5) PE5 7
(T3/INT6) PE6 8
(ICP3/INT7) PE7 9
(SS) PB0 10
(SCK) PB1 11
(MOSI) PB2 12
(MISO) PB3 13
(OC0) PB4 14
(OC1A) PB5 15
(OC1B) PB6 16
(OC2/OC1C) PB7 17
TOSC2/PG3 18
TOSC1/1PG4 19
RESET 20
VCC 21
GND 22
XTAL2 23
XTAL1 24
(SCL/INT0) PD0 25
(SDA/INT1) PD1 26
(RXD1/INT2) PD2 27
(TXD1/INT3) PD3 28
(ICP1) PD4 29
(XCK1) PD5 30
(T1) PD6 31
(T2) PD7 32
PG0(WR) 33
PG1(RD) 34
PC0 (A8) 35
PC1 (A9) 36
PC2 (A10) 37
PC3 (A11) 38
PC4 (A12) 39
PC5 (A13) 40
PC6 (A14) 41
PC7 (A15) 42
PG2(ALE) 43
PA7 (AD7) 44
PA6 (AD6) 45
PA5 (AD5) 46
PA4 (AD4) 47
PA3 (AD3) 48
PA2 (AD2) 49
PA1 (AD1) 50
PA0 (AD0) 51
VCC 52
GND 53
PF7 (ADC7/TDI) 54
PF6 (ADC6/TDO) 55
PF5 (ADC5/TMS) 56
PF4 (ADC4/TCK) 57
PF3 (ADC3) 58
PF2 (ADC2) 59
PF1 (ADC1) 60
PF0 (ADC0) 61
AREF 62
GND 63
AVCC 64

3. 병렬 I/O Port


기본 구조

ATMega128은 모두 6개의 8비트 양방향 병렬 I/O Port (Port A ~ Port F)와 1개의 5비트 양방향 병렬 I/O Port (Port G)를 가지고 있다.

이중에서 Port A ~ Port E는 범용 I/O Port로 사용될 경우 기능적으로 모두 read-modify-write 동작이 가능하다.



< 병렬 I/O 핀의 구조 >



< 병렬 I/O 포트의 기본 구조 >

4. I/O Register 영역

* 각 포트에는 3개의 I/O 레지스터 영역을 가지고 있다.
  - 입출력의 방향을 설정하는 DDRx 레지스터
    (Data Direction Register)
  - 데이터 출력에 해당하는 PORTx 레지스터
    (Data Register)
  - 포트 입력 핀에 해당하는 PINx 레지스터
    (Port Input Pins Address)

* DDRx와 PORTx는 읽고 쓰는 것이 가능하고,
  PINx는 읽는 것만 가능 한다.

Bit	7	6	5	4	3	2	1	0	
	PORTA7	PORTA6	PORTA5	PORTA4	PORTA3	PORTA2	PORTA1	PORTA0	PORTA
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	
Bit	7	6	5	4	3	2	1	0	
	DDA7	DDA6	DDA5	DDA4	DDA3	DDA2	DDA1	DDA0	DDRA
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	
Bit	7	6	5	4	3	2	1	0	
	PINA7	PINA6	PINA5	PINA4	PINA3	PINA2	PINA1	PINA0	PINA
Read/Write	R	R	R	R	R	R	R	R	
Initial Value	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	

< A ~ F 포트에 관련된 레지스터 >

Bit	7	6	5	4	3	2	1	0	
	–	–	–	PORTG4	PORTG3	PORTG2	PORTG1	PORTG0	PORTG
Read/Write	R	R	R	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	
Bit	7	6	5	4	3	2	1	0	
	–	–	–	DDG4	DDG3	DDG2	DDG1	DDG0	DDRG
Read/Write	R	R	R	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	
Bit	7	6	5	4	3	2	1	0	
	–	–	–	PING4	PING3	PING2	PING1	PING0	PING
Read/Write	R	R	R	R	R	R	R	R	
Initial Value	0	0	0	N/A	N/A	N/A	N/A	N/A	

< G 포트에 관련된 레지스터 >

5. 병렬 I/O Port 기본 동작

* DDxn은 방향설정 레지스터 DDRx의 각 비트로서 이것을 1로 세트하면 이 핀은 출력 핀으로 설정되고,
  이것을 0으로 세트 하면 입력 핀으로 설정된다.
* PORTxn은 출력으로 설정된 포트에 데이터를 출력하는 레지스터 비트이다.


DDxn	PORTxn	PUD (in SFIOR)	I/O	Pull-up	Comment
0	0	X	Input	No	Tri-state (Hi-Z)
0	1	0	Input	Yes	Pxn will source current if ext. pulled low.
0	1	1	Input	No	Tri-state (Hi-Z)
1	0	X	Output	No	Output Low (Sink)
1	1	X	Output	No	Output High (Source)

< 병렬 I/O 포트 핀의 동작 설명 >

6. Timer/Counter

타이머/카운터의 개요

* ATMega128에는 모두 4개의 타이머/카운터가 있는데, 그 중에서 타이머/카운터 0과 2는 8비트 구조이며, 타이머/카운터 1과 3은 16비트 구조로 되어 있다.
* 타이머/카운터 0은 PWM 및 비 동기 동작 모드를 가지는 8비트 업/다운 카운터로서, 프리스케일러를 통하여 내부 클락 을 소스로 받아서 동작하는 타이머 기능과 역시 프리스케일러를 통하여 외부 클락 을 소스로 받아 동작하는 카운터 기능이 있다.



< 타이머/카운터 0의 구성 블록도 >

7. TCCR0 Register

*** TCCR0 (Timer/Counter Control Register 0) 레지스터는 타이머/카운터 0의 동작 모드를 설정하고 프리스케일러의 분주 비를 설정하는 등의 기능을 수행한다.**

Bit	7	6	5	4	3	2	1	0	
	FOC0	WGM00	COM01	COM00	WGM01	CS02	CS01	CS00	TCCR0
Read/Write	W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

CS02	CS01	CS00	Description
0	0	0	No clock source (Timer/Counter stopped)
0	0	1	clk_{T0S}/(No prescaling)
0	1	0	clk_{T0S}/8 (From prescaler)
0	1	1	clk_{T0S}/32 (From prescaler)
1	0	0	clk_{T0S}/64 (From prescaler)
1	0	1	clk_{T0S}/128 (From prescaler)
1	1	0	clk_{T0S}/256 (From prescaler)
1	1	1	clk_{T0S}/1024 (From prescaler)

8. TCNT0 Register

* TCNT0 (Timer/Counter Register 0) 레지스터는 타이머/카운터 0 의 8비트 카운터 값을 저장하고 있는 레지스터로서, 이 레지스터는 언제나 리드 및 라이트 동작이 가능하다.

Bit	7	6	5	4	3	2	1	0	
	TCNT0[7:0]								TCNT0
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

9. TIMSK Register

*** TIMSK (Timer/Counter Interrupt Mask Register) 레지스터는 타이머/카운터 0~2가 발생하는 인터럽트를 개별적으로 허용하는 기능을 수행하는 레지스터 이다.**

Bit	7	6	5	4	3	2	1	0	
	OCIE2	TOIE2	TICIE1	OCIE1A	OCIE1B	TOIE1	OCIE0	TOIE0	TIMSK
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	


* 비트 1의 OCIE0 (Timer/Counter 0 Output Compare Match Interrupt Enable)은 이것이 1로 설정되고 상태 레지스터 SREG에서 I=1로 설정되면 타이머/카운터 0의 출력비교 인터럽트가 허용상태로 된다. 이때 타이머/카운터 0의 출력비교 인터럽트가 발생되어 TIFR레지스터의 OCF0 비트가 1로 되면 이 인터럽트가 처리된다.

* 비트 0의 TOIE0 (Timer/Counter 0 Overflow Interrupt Enable)은 이것이 1로 설정되고 상태 레지스터 SREG에서 I=1로 설정되면 타이머/카운터 0의 오버플로우 인터럽트가 허용상태로 된다. 이때 타이머/카운터 0의 오버플로우 인터럽트가 발생되어 TIFR레지스터의 TOV0 비트가 1로 되면 이 인터럽트가 처리된다.

10. USART 직렬통신 포트

USART 직렬통신 포트의 개요


*** ATMega128에는 동일한 기능을 수행하는 2개의 USART (Universal Synchronous and Asynchronous Receiver and Transmitter) 직렬통신 포트 USART0 및 USART1을 가지고 있는데, 이것들은 동기 및 비 동기 전송 모드에서 전 이중 통신이 가능하고, 멀티 프로세서 통신 모드로 동작하는 것도 가능하며, 높은 정밀도의 보레이트 발생기 (Baud Rate Generator)를 내장하고 있다.**



< USART 직렬통신 포트의 구성 블록도 >

11. UDRn Register

* UDR0 및 UDR1 (USART 0 or 1 I/O Data Register) 레지스터는 USART0 또는 USART1 포트의 송수신 데이터 버퍼의 기능을 수행한다.
  각 포트의 송신 및 수신 버퍼는 동일한 번지에 위치하지만 내부적으로는 서로 다른 별개의 레지스터로서, 송신할 데이터를 UDRn에 라이트 하면 이는 송신 데이터 버퍼 TXBn에 저장되고, 수신된 데이터를 UDRn으로 읽으면 이는 수신 데이터 버퍼 RXBn에 수신되어 있는 값이 읽혀진다.



Bit	7	6	5	4	3	2	1	0	
	RXBn[7:0]								UDRn (Read)
	TXBn[7:0]								UDRn (Write)
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

* 전송 데이터 문자를 5~7비트로 설정하면 송신의 경우에는 사용하지 않는 하위 비트들이 무시되고, 수신의 경우에는 이 상위 비트들이 수신 부에서 0으로 처리된다.
* 송신 버퍼는 UCSRnA 레지스터의 UDREn 플랙 비트가 1로 되어 있는 경우에만 라이트할 수 있으며, UDREn 플랙 비트가 0으로 되어 있는 경우에는 만약 UDRn에 데이터를 라이트하더라도 이는 송신부가 무시한다. 정상적으로 UDRn 레지스터의 송신 버퍼에 라이트된 데이터는 송신 시프트 레지스터가 비어있을 경우 자동적으로 이 시프트 레지스터로 옮겨지고, 이것은 TxDn 핀을 통하여 직렬로 송신된다.

12. UCSRnA Register

* UCSR0A 및 UCSR1A (USART 0 or 1 Control and Status Register A) 레지스터는 USART0 또는 USART1 포트의 송수신 동작을 제어하거나, 송수신 상태를 저장하는 기능을 수행한다.

Bit	7	6	5	4	3	2	1	0	
	RXCn	TXCn	UDREn	FEn	DORn	UPEn	U2Xn	MPCMn	UCSRnA
Read/Write	R	R/W	R	R	R	R	R/W	R/W	
Initial Value	0	0	1	0	0	0	0	0	

* 비트 7의 RXCn (USARTn Receive Complete)은 수신 버퍼에 읽혀지지 않은 수신 문자가 들어 있으면 1로 셋트되고, CPU가 이를 읽어서 수신 버퍼가 비어있는 상태라면 0으로 클리어되는 상태 플랙이다. 이 비트가 1로 되면 수신완료 인터럽트가 요청된다.
* 비트 6의 TXCn (USARTn Transmit Complete)은 송신 시프트 레지스터에 있는 송신 데이터가 모두 송신되고 UDRn의 송신 버퍼에 아직 새로운 송신 데이터가 라이트되지 않은 상태이면 1로 셋트되는 상태 플랙이다. 이는 송신완료 인터럽트를 요청하는데, 이 인터럽트의 처리가 시작되면 이 비트는 자동으로 0으로 클리어된다.
* 비트 5의 UDREn (USARTn Data Register Empty)은 UDRn의 송신 버퍼가 비어있어서 새로운 송신 데이터를 받을 준비가 되어 있으면 1로 셋트되는 상태 플랙이다. 이 비트가 1이면 송신 데이터 레지스터 준비완료 인터럽트를 요청한다.
* 비트 4의 FEn (USARTn Frame Error)은 UDRn의 수신 버퍼에 현재 저장되어 있는 데이터를 수신하는 동안에 프레임 에러가 발생하였음을 나타내는 상태 플랙이다.
* 비트 3의 DORn (USARTn Data Overrun Error)은 수신 동작에서 오버런 에러가 발생하였음을 나타내는 상태 플랙이다.
* 비트 2의 UPEn (USARTn Parity Error)은 UDRn의 수신 버퍼에 현재 저장되어 있는 데이터를 수신하는 동안에 패리티에러가 발생하였음을 나타내는 상태 플랙이다.
* 비트 1의 U2Xn (Double the USARTn Transmission Speed)은 비동기 모드에서만 유효한 것으로서 클럭의 분주 비를 16에서 8로 절반만큼 낮추어 전송속도를 2배 높이는 기능을 수행한다.
* 비트 0의 MPCMn (USARTn Multi-Processor Communication Mode)은 USARTn을 멀티 프로세서 통신 모드로 설정한다.

13. UCSRnB Register

* UCSR0B 및 UCSR1B (USART 0 or 1 Control and Status Register B) 레지스터는 USART0 또는 USART1 포트의 송수신 동작을 제어하거나, 전송 데이터를 9비트로 설정한 경우에 전송 데이터의 9번째 비트 값을 저장하는 기능을 수행한다.

Bit	7	6	5	4	3	2	1	0	
	RXCIEn	TXCIEn	UDRIEn	RXENn	TXENn	UCSZn2	RXB8n	TXB8n	UCSRnB
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R	R/W	
Initial Value	0	0	0	0	0	0	0	0	

* 비트 7의 RXCIEn (USARTn RX Complete Interrupt Enable)은 수신완료 인터럽트를 개별적으로 허용하는 비트이다. 이를 1로 설정하고 SREG 레지스터의 I 비트가 1이라면 UCSRnA 레지스터의 RXCn 비트가 1로 되는 경우 수신완료 인터럽트가 발생한다.
* 비트 6의 TXCIEn (USARTn TX Complete Interrupt Enable)은 송신완료 인터럽트를 개별적으로 허용하는 비트이다. 이를 1로 설정하고 SREG 레지스터의 I 비트가 1이라면 UCSRnA 레지스터의 TXCn 비트가 1로 되는 경우 송신완료 인터럽트가 발생한다.
* 비트 5의 UDRIEn (USARTn Data Register Empty Interrupt Enable)은 송신 데이터 레지스터 준비완료 인터럽트를 개별적으로 허용하는 비트이다. 이를 1로 설정하고 SREG 레지스터의 I 비트가 1 이라면 UCSRnA 레지스터의 UDREn 비트가 1로 되는 경우 송신 데이터 레지스터 준비완료 인터럽트가 발생한다.
* 비트 4의 RXENn (USARTn Receive Enable)은 USARTn 포트의 수신부가 동작하도록 허용한다.
* 비트 3의 TXENn (USARTn Transmitter Enable)은 USARTn 포트의 송신부가 동작하도록 허용한다.
* 비트 2의 UCSZn2 (USARTn Character Size)는 UCSRnC 레지스터의 UCSZn1~0 비트와 함께 전송 문자의 데이터 비트 수를 설정하는데 사용된다.
* 비트 1의 RXB8n (USARTn Receive Data Bit 8)은 전송 문자가 9비트로 설정된 경우 수신된 문자의 9번째 비트(MSB)를 저장한다.
* 비트 0의 RXB8n (USARTn Transmit Data Bit 8)은 전송 문자가 9비트로 설정된 경우 송신할 무자의 9번째 비트(MSB)를 저장한다.

14. UBRRnH/L Register

* UBRR0H/L 및 UBRR1H/L (USART 0 or 1 Baud Rate Register) 레지스터는 16비트 중에서 12비트만 유효한 것으로서, 각각 USART0 또는 USART1 포트의 송수신 속도를 설정하는 기능을 수행한다. 즉, 이 레지스터 값은 클럭의 분주비로 작용하여 직렬포트의 전송속도인 보레이트를 결정한다.
* 16비트 레지스터를 라이트 하는 경우에는 항상 상위 바이트인 UBBRnH를 먼저 라이트 하고 하위 바이트인 UBRRnL을 나중에 라이트 해야 한다.

Bit	15	14	13	12	11	10	9	8	
	–	–	–	–	UBRRn[11:8]				UBRRnH
	UBRRn[7:0]								UBRRnL
	7	6	5	4	3	2	1	0	
Read/Write	R	R	R	R	R/W	R/W	R/W	R/W	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	
	0	0	0	0	0	0	0	0	

Operating Mode	Equation for Calculating Baud Rate[1]	Equation for Calculating UBRR Value
Asynchronous Normal Mode (U2X = 0)	$BAUD = \frac{f_{OSC}}{16(UBRR+1)}$	$UBRR = \frac{f_{OSC}}{16BAUD} - 1$
Asynchronous Double Speed Mode (U2X = 1)	$BAUD = \frac{f_{OSC}}{8(UBRR+1)}$	$UBRR = \frac{f_{OSC}}{8BAUD} - 1$
Synchronous Master Mode	$BAUD = \frac{f_{OSC}}{2(UBRR+1)}$	$UBRR = \frac{f_{OSC}}{2BAUD} - 1$

< USARTn 포트에 대한 보레이트 설정 공식>

* UBRRn은 12비트만 사용하므로 0~4096 범의의 값을 가질 수 있다.

Baud Rate (bps)	f_{osc} = 16.0000 MHz			
	U2X = 0		U2X = 1	
	UBRR	Error	UBRR	Error
2400	416	-0.1%	832	0.0%
4800	207	0.2%	416	-0.1%
9600	103	0.2%	207	0.2%
14.4k	68	0.6%	138	-0.1%
19.2k	51	0.2%	103	0.2%
28.8k	34	-0.8%	68	0.6%
38.4k	25	0.2%	51	0.2%
57.6k	16	2.1%	34	-0.8%
76.8k	12	0.2%	25	0.2%
115.2k	8	-3.5%	16	2.1%
230.4k	3	8.5%	8	-3.5%
250k	3	0.0%	7	0.0%
0.5M	1	0.0%	3	0.0%
1M	0	0.0%	1	0.0%
Max[1]	1 Mbps		2 Mbps	

< 보레이트에 따른 UBRRn 레지스터의 설정(fosc = 16MHz) >

15. Interrupt Vectors

Vector No.	Program Address[2]	Source	Interrupt Definition
1	$0000[1]	RESET	External Pin, Power-on Reset, Brown-out Reset, Watchdog Reset, and JTAG AVR Reset
2	$0002	INT0	External Interrupt Request 0
3	$0004	INT1	External Interrupt Request 1
4	$0006	INT2	External Interrupt Request 2
5	$0008	INT3	External Interrupt Request 3
6	$000A	INT4	External Interrupt Request 4
7	$000C	INT5	External Interrupt Request 5
8	$000E	INT6	External Interrupt Request 6
9	$0010	INT7	External Interrupt Request 7
10	$0012	TIMER2 COMP	Timer/Counter2 Compare Match
11	$0014	TIMER2 OVF	Timer/Counter2 Overflow
12	$0016	TIMER1 CAPT	Timer/Counter1 Capture Event
13	$0018	TIMER1 COMPA	Timer/Counter1 Compare Match A
14	$001A	TIMER1 COMPB	Timer/Counter1 Compare Match B
15	$001C	TIMER1 OVF	Timer/Counter1 Overflow
16	$001E	TIMER0 COMP	Timer/Counter0 Compare Match
17	$0020	TIMER0 OVF	Timer/Counter0 Overflow
18	$0022	SPI, STC	SPI Serial Transfer Complete

Vector No.	Program Address[2]	Source	Interrupt Definition
19	$0024	USART0, RX	USART0, Rx Complete
20	$0026	USART0, UDRE	USART0 Data Register Empty
21	$0028	USART0, TX	USART0, Tx Complete
22	$002A	ADC	ADC Conversion Complete
23	$002C	EE READY	EEPROM Ready
24	$002E	ANALOG COMP	Analog Comparator
25	$0030[3]	TIMER1 COMPC	Timer/Countre1 Compare Match C
26	$0032[3]	TIMER3 CAPT	Timer/Counter3 Capture Event
27	$0034[3]	TIMER3 COMPA	Timer/Counter3 Compare Match A
28	$0036[3]	TIMER3 COMPB	Timer/Counter3 Compare Match B
29	$0038[3]	TIMER3 COMPC	Timer/Counter3 Compare Match C
30	$003A[3]	TIMER3 OVF	Timer/Counter3 Overflow
31	$003C[3]	USART1, RX	USART1, Rx Complete
32	$003E[3]	USART1, UDRE	USART1 Data Register Empty
33	$0040[3]	USART1, TX	USART1, Tx Complete
34	$0042[3]	TWI	Two-wire Serial Interface
35	$0044[3]	SPM READY	Store Program Memory Ready

ATMega128의 기타 세부 사항은 전문 서적이나 데이터 쉬트를 참고 하십시오.

Memo